搜尋此網誌

2010年10月18日 星期一

課堂五

Half-adder (半加法器)
Verilog Behavioral Model (行為模式)

FULL-adder (全加法器)

張貼者： 於

沒有留言:

張貼留言

訂閱： 張貼留言 (Atom)